Tugas Pendahuluan

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian Simulasi

3. Video Simulasi

4. Prinsip Kerja Rangkaian

5. Link Download 

1. Kondisi [Kembali]

1. Buatlah sebuah rangkaian lengkap yang memuat 2 gerbang NAND dengan 3 input dan 4 input, kemudian gerbang OR dengan 3 dan 4 input,kemudian 1 gerbang XOR dan 1 gerbang XNOR. Dan output akhir rangkaian keseluruhannya ditunjukkan dengan LED atau LOGIC PROBE. Dimana input awal berupa 4 saklar SPDT.

2. Buatlah rangkaian seperti pada modul percobaan, Kemudian buatlah kondisi dengan inputan berupa saklar SPDT dengan output berupa Logic Probe. Rangkaian Decoder : A = 0, B = 1, C' = 0, D' = 1

2. Gambar Rangkaian Simulasi[Kembali]

1. Rangkaian Gerbang Logika

2. Rangkaian Decoder

3. Video Simulasi[Kembali]

1. Rangkaian Gerbang Logika

2. Rangkaian Decoder

4. Prinsip Kerja Rangkaian[Kembali]

1. Rangkaian Gerbang Logika

        Pada rangkaian tersebut terdapat beberapa gerbang logika, yaitu 2 gerbang NAND dengan 3 input dan 4 input, kemudian 2 gerbang OR dengan 3 dan 4 input,kemudian 1 gerbang XOR dan 1 gerbang XNOR. Untuk gerbang NAND merupakan hasil perkalian dari input-inputnya kemudian dinotkan(kebalikannya). Untuk gerbang OR merupakan gerbang yang outputnya adalah hasil dari penjumlahan semua inputnya. Untuk gerbang XOR merupakan gerbang OR yang bersifat exlusif, di mana outputnya akan nol jika hasil penjumlahan inputnya bernilai genap, dan jika hasil penjumlahan inputnya bernilai maka outputnya akan bernilai 1.  Sedangkan, gerbang XNOR merupakan gerbang XOR yang dinotkan, di mana outputnya akan nol jika hasil penjumlahan inputnya bernilai ganjil, dan jika hasil penjumlahan inputnya bernilai genap maka outputnya akan bernilai 1.

      Rangkaian gerbang logika pada Percobaan 1 Kondisi 6 menggunakan sumber tegangan DC sebesar 5V sebagai catu daya utama. Tegangan tersebut dihubungkan ke empat saklar SW-SPDT yang berfungsi sebagai input logika, di mana posisi saklar menentukan nilai logika 1 (HIGH) atau 0 (LOW). Sinyal dari keempat saklar ini kemudian diproses oleh beberapa gerbang logika, yaitu NAND, OR, XNOR, dan XOR. Gerbang NAND 4 input (U3) akan menghasilkan logika 0 hanya jika semua input bernilai 1, sedangkan Gerbang OR 4 input (U2) akan menghasilkan logika 1 apabila salah satu input bernilai 1. Keluaran dari gerbang OR selanjutnya dihubungkan dengan keluaran dari gerbang XNOR menuju Gerbang NAND 3 input (U1) untuk menghasilkan sinyal gabungan. Gerbang XNOR (U8) sendiri berfungsi membandingkan dua input dan menghasilkan logika 1 bila keduanya sama. Sementara itu, keluaran dari gerbang NAND, OR, dan XNOR digabung melalui Gerbang OR 3 input (U4) yang menghasilkan logika 1 apabila salah satu sinyal masukannya bernilai 1. Hasil dari gerbang OR (U4) dan gerbang NAND (U1) kemudian diproses oleh Gerbang XOR (U5) sebagai keluaran akhir. Gerbang XOR menghasilkan logika 1 bila kedua inputnya berbeda dan logika 0 bila sama, sehingga probe output akan menyala (logika 1) jika hasil kedua jalur berbeda dan akan mati (logika 0) jika sama. Dengan demikian, rangkaian ini bekerja berdasarkan kombinasi logika majemuk yang memanfaatkan interaksi antara beberapa gerbang untuk menentukan kondisi keluaran akhir.

2. Rangkaian Decoder

Pada rangkaian Percobaan 2 Kondisi 10 ini digunakan IC 4028 yang berfungsi sebagai BCD to Decimal Decoder, yaitu rangkaian yang mengubah masukan biner 4-bit (A, B, C, dan D) menjadi salah satu keluaran desimal (Y0–Y9) yang aktif. Empat buah saklar digunakan sebagai sumber logika untuk masing-masing input, sedangkan gerbang NOT (U2 dan U3) berfungsi untuk membalik logika pada input B dan D agar sesuai dengan konfigurasi tabel kebenaran IC 4028. Pada saat percobaan ini dilakukan dengan kombinasi input yang menghasilkan kondisi biner 0110 (A=0, B=1, C=1, D=0), IC 4028 akan mengaktifkan keluaran Y6. Hal ini sesuai dengan tabel kebenaran yang menunjukkan bahwa kombinasi biner tersebut mewakili angka 6 desimal, sehingga output Y6 bernilai logika HIGH (1), sedangkan semua output lainnya (Y0–Y5 dan Y7–Y9) berada pada logika LOW (0). Dengan demikian, rangkaian ini bekerja dengan baik dalam mengubah sinyal masukan biner menjadi keluaran tunggal sesuai nilai desimalnya, dan pada kondisi percobaan ini ditunjukkan bahwa Y6 aktif menandakan nilai desimal 6.

5. Link Download[Kembali]

Download Rangkaian Gerbang Logika klik disini

Download Rangkaian Decoder klik disini

Download Video Gerbang Logika klik disini

Download Video Decoder klik disini