Buatlah rangkaian T flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=1, B1=0, B2=clock.
2. Gambar Rangkaian Simulasi[Kembali]
4. Prinsip Kerja Rangkaian[Kembali]
Rangkaian T Flip-Flop dapat direalisasikan dari J-K Flip-Flop dengan cara memberikan kondisi J = 1 dan K = 1, sehingga flip-flop akan bekerja dalam mode toggle, yaitu mengubah keadaan keluarannya setiap kali menerima pulsa clock. Pada rangkaian ini, saklar B0 dan B1 berfungsi sebagai sumber logika yang mengatur kondisi J dan K. Sesuai ketentuan, B0 = 1 dan B1 = 0, sehingga konfigurasi jalur internal pada rangkaian mengatur agar J dan K bersama-sama membentuk logika yang menyebabkan flip-flop bekerja sebagai T Flip-Flop. Sinyal B2 bertindak sebagai clock, yaitu sinyal pemicu perubahan keadaan.
Ketika terjadi transisi naik pada clock (rising edge), T Flip-Flop akan memeriksa nilai T. Karena kondisi yang diberikan menghasilkan keadaan T = 1, maka flip-flop berada pada mode toggle, sehingga keluaran Q akan berubah menjadi kebalikan dari keadaan sebelumnya, sedangkan Q̅ selalu merupakan komplemennya. Pada gambar terlihat bahwa keluaran saat ini adalah Q = 1 (H7) dan Q̅ = 0 (H6), yang menunjukkan bahwa flip-flop telah mengalami proses toggling dari keadaan awal. Dengan demikian, rangkaian ini memperlihatkan karakteristik dasar T Flip-Flop, yaitu menghasilkan output yang berubah-ubah secara bergantian pada setiap siklus clock selama nilai T tetap bernilai logika 1.
Download Rangkaian T Flip-Flop dan klik disini
Download Video T Flip-Flop klik disini
Download Datasheet J-K Flip-Flop 74LS112 klik disini
Tidak ada komentar:
Posting Komentar