Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan 1 dengan ketentuan input B0=1, B1=1, B2=0, B3=clock , B4=1, B5=1, B6=0.
2. Gambar Rangkaian Simulasi[Kembali]
4. Prinsip Kerja Rangkaian[Kembali]
Rangkaian terdiri atas dua jenis flip-flop, yaitu D Flip-Flop (IC 7474) dan J-K Flip-Flop (IC 74LS112), yang masing-masing bekerja berdasarkan prinsip penyimpanan keadaan logika dengan kendali sinyal clock. Pada D Flip-Flop, input utama adalah masukan D, dimana nilai yang masuk pada terminal D akan disimpan ke keluaran Q pada saat terjadi transisi naik (rising edge) dari sinyal clock. Pada kondisi yang ditunjukkan, input D bernilai logika 1 dan sinyal clock digunakan sebagai pemicu perubahan. Dengan demikian, ketika clock mengalami transisi aktif, flip-flop akan menyimpan nilai tersebut sehingga keluaran Q menjadi 1 dan Q̅ menjadi 0. Hal ini menunjukkan bahwa D Flip-Flop bekerja sebagai elemen penyimpan data yang sederhana, dimana nilai output selalu mengikuti nilai input ketika clock mengizinkan.
Berbeda dengan D Flip-Flop, J-K Flip-Flop bekerja berdasarkan kombinasi logika pada terminal J dan K sesuai tabel kebenarannya. Pada rangkaian ini, nilai J = 1 dan K = 1, yang berarti flip-flop berada pada kondisi toggle, yaitu keadaan dimana keluaran Q akan berubah menjadi kebalikan dari nilai sebelumnya setiap kali clock menerima transisi naik. Dari gambar terlihat keluaran awal Q adalah 1 dan Q̅ adalah 0, sehingga jika clock telah aktif, keluaran seharusnya berubah menjadi Q = 0 dan Q̅ = 1. Akan tetapi, kondisi pada gambar memperlihatkan keluaran belum berubah, yang menandakan bahwa sinyal clock belum memberikan transisi aktif. Dengan demikian, J-K Flip-Flop tetap mempertahankan nilai sebelumnya hingga clock memicu proses toggling.
Download Rangkaian J-K Flip-Flop dan D Flip-Flop klik disini
Download Video J-K Flip-Flop dan D Flip-Flop klik disini
Download Datasheet J-K Flip-Flop 74LS112 klik disini
Download Datasheet D Flip-Flop 7474 klik disini
Tidak ada komentar:
Posting Komentar