Laporan Akhir 1 M2

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

 1. Jurnal [kembali]

 2. Alat dan Bahan [kembali]

A. Alat dan Bahan (Modul De Lorenzo)

Gambar 2.1 Module D’Lorenzo

Gambar 2.2 DL2203S Module D’Lorenzo

Gambar 2.2 Jumper

1.  Panel DL 2203C

2.  Panel DL 2203D

3. Panel DL 2203S

4. Jumper

B. Alat dan Bahan (Proteus)

1.  IC74LS112 (JK Flip Flop)

2.  IC7474 (D Flip Flop)

3.  Power DC

4. Switch (SW-SPDT)

5. Logic Probe atau LED

3. Rangkaian Simulasi [kembali]

 4. Prinsip Kerja Rangkaian [kembali]

    Pada percobaan ini, digunakan dua jenis IC yaitu 74LS112 dan 7474. Pada IC 74LS112, kaki R (reset) terhubung ke B0 dengan input 1, kaki S (set) terhubung ke B1 dengan input 1, kaki J terhubung ke B2 dengan input 0, kaki clk terhubung ke B3 dengan input 1, dan kaki K terhubung ke B4 dengan input B4. Output yang dihasilkan adalah Q yang terhubung ke H7 dan Q' yang merupakan komplement dari Q dan terhubung ke H6. Pada IC 7474, kaki D terhubung ke B5 dengan input 0 dan kaki clk terhubung ke B6 dengan input 1. Output yang dihasilkan adalah Q yang terhubung ke H4 dengan input 0 dan Q' yang terhubung ke H3. Jika rangkaian dijalankan, maka hasil outputnya adalah 0 untuk Q dan 1 untuk Q'. Hal ini terjadi karena clk bersifat aktif rendah (active low), yang berarti clk aktif saat berlogika 0. Namun dalam rangkaian ini, clk diberi input 1 sehingga clk tidak aktif dan menghasilkan output 0.

 

    Pada percobaan ini memiliki tujuh kondisi yaitu sebagai berikut:

• Saat B0=0, B1=1, B2=don't care, B3=don't care, B4=don't care, B5=don't care, dan B6=don't care, maka output J-K Flip Flop dan D Flip Flop bernilai sama yaitu Q=0 dan Q'=1.
• Saat B0=1, B1=0, B2=don't care, B3=don't care, B4=don't care, B5=don't care, dan B6=don't care, maka dihasilkan output pada J-K Flip Flop 1 dan pada D Flip Flop juga 1. Ini dikarenakan pada rangkaian ini merupakan aktif low, jika diberi input 0, maka dia aktif atau berlogika 1.
• Saat B0=0, B1=0, B2=don't care, B3=don't care, B4=don't care, B5=don't care, dan B6=don't care, maka dihasilkan output yang sama pada J-K Flip Flop dan D Flip Flop  dimana Q=1 dan Q'=1. Kondisi ini dinamakan kondisi terlarang, karena Q dan Q' memiliki nilai yang sama yaitu 1. Seharusnya untuk nilai Q dan Q' itu berlawnana satu sama lain, tteapi pada kali ini, dia memiliki nilai yang sama. Oleh sebab itulah kondisi ini disebut kondisi terlarang. Kondisi ini juga disebut sebagai kondisi tidak stabil..
• Saat B0=1, B1=1, B2=0, B3=clock, B4=0, B5=0, dan B6=⇨, maka dihasilkan output pada J-K Flip Flop adalah Q=1 dan Q'=0, sedangkan pada D Flip Flop nilai yang diperoleh adalah  Q=0 dan Q'=1.
• Saat B0=1, B1=1, B2=0, B3=clock, B4=1, B5=1, dan B6=⇨, maka dihasilkan output pada J-K Flip Flop adalah Q=0 dan Q'=1, sedangkan pada D Flip Flop nilai yang diperoleh adalah  Q=0 dan Q'=1.
• Saat B0=1, B1=1, B2=1, B3=clock, B4=0, B5=don't care, dan B6=0, maka dihasilkan output pada J-K Flip Flop adalah Q=1 dan Q'=0, sedangkan pada D Flip Flop nilai yang diperoleh adalah  Q=0 dan Q'=1.
• Saat B0=1, B1=1, B2=1, B3=clock, B4=1, B5 dan B6 diputus, maka outputnya dalam kondisi toggle, dimana ia berlawanan dengan ouput sebelumnya.

 5. Video Rangkaian [kembali]

 6. Analisa [kembali]

 7. Link Download [kembali]

Download Video J-K Flip Flop dan D Flip Flop klik disini